• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種微機電系統裝置，其包括一基板、一第一介電結構層、一第二介電結構層以及一微機電系統振膜。基板在振膜區域中具有多個通孔及在第二表面上可視需求選擇的凹陷空間。第一介電結構層配置於基板的第一表面上，其中第一介電結構層具有對應於通孔的多個開口，其中第一介電結構層仍暴露出每一個通孔。具有一腔室的第二介電結構層配置於第一介電結構層上，其中腔室暴露出了第一介電結構層的開口及基板的通孔並連接至凹陷空間。微機電系統振膜嵌入於第二介電結構層中的腔室之上，其中基板與微機電系統振膜其間形成一個空氣間隙。
    公开号:TW201311544A
    申请号:TW100147977
    申请日:2011-12-22
    公开日:2013-03-16
    发明作者:Tsung-Min Hsieh；Chien-Hsing Lee；Jhyy-Cheng Liou
    申请人:Solid State System Co Ltd；
    IPC主号:B81C1-00
    专利说明:
    微機電系統裝置及其製造方法
    本發明有關於一種微機電系統裝置，且特別是有關於一種具有提高感測能力的微機電系統裝置結構及其製造方法。
    微機電系統(Micro Electro Mechanical System,MEMS)裝置近年來開始逐漸地流行，如MEMS麥克風，其相較於傳統的駐極體電容式(ECM)麥克風擁有較為良好的特性。MEMS麥克風的優點包括：1.具有輕薄短小的尺寸2.為表面接著型元件(SMD)，使得其可以輕易的裝配於產品的銷售流程中3.具有高穩定度與高環境耐受性。然而，相較於積體電路(IC)的封裝，麥克風封裝需要從聲音訊號接收聲壓，然後藉由聲壓引發機械作動並轉換成電訊號。因此麥克風封裝需要聲音路徑接收聲壓並以轉換器響應聲壓，且須提供轉換器足夠的背景音量以降低阻尼係數以及提供良好的屏蔽以保護其免於電磁干擾。目前，最廣泛使用的封裝方式為將轉換器安裝於印刷電路板(PCB)上，並電性耦接該印刷電路板，然後將具有一孔隙之導電外殼連接於印刷電路板以封閉轉換器。
    圖1繪示為一MEMS裝置結構之剖面圖。在圖1中，基板100(如矽基板)具有由側壁108所侷限並對應於振膜區域的凹陷空間，並且基板100在由側壁108所侷限之凹陷空間內具有多個通孔110。介電結構層102形成於基板100之上，且支撐MEMS振膜106周邊。因此，在MEMS振膜106與基板100其間形成一個間隙距離為d之腔室。該腔室112藉由通孔110連接由側壁108所侷限之凹陷區域，感測聲音使得MEMS振膜引發空氣震動，使MEMS振膜106與基板100間之電容值也會隨著改變，而電容值的改變即可轉換為電訊號。因此圖1中之MEMS裝置即可作為一個MEMS麥克風。
    圖2為基於MEMS裝置的MEMS麥克風之電路示意圖。在圖2中，該電路包括MEMS感測電容Cmic、電容值為Ccir的電路電容、放大器Amp及電阻值為R之電阻。電容值為Cmic之MEMS感測電容可感測音頻訊號。根據此電路，音頻訊號可被轉換為輸出電壓訊號Vout輸出。
    在圖2中可以看出輸出電壓訊號Vout正比於ΔCmic。如果感測電容Cmic越大，則輸出電壓訊號Vout可被放大至更大的準位，靈敏度也因此得以提升。由於電容值反比於間隙距離d，所以可藉由減少距離以增加電容值的大小。然而，距離不能無限制的縮小。如果MEMS電容的間隙距離過小，會使結構難以製造。
    傳統上，為了提高麥克風的靈敏度，最有效的方法為降低空氣間隙(d)。然而，降低空氣間隙會造成振膜啟動電壓的下降，致使有較低的峰對峰值電壓VPP。峰對峰值電壓VPP的降低會使靈敏度下降，因為啟動電壓正比於電場強度(E=VPP/d)。如果d下降，電場強度將會增加。
    此外，還需考慮表面電流的洩漏。圖3A繪示為一具有電流洩漏的MEMS結構之剖面圖。在圖3A中，當MEMS振膜位於電壓VPP且基板位於接地電壓時，在介電質側壁的表面上就有可能產生電流的洩漏，如標示漏電流的箭頭所示。
    圖3B為基於具有電流洩漏之MEMS裝置的MEMS麥克風之電路示意圖。當電流洩漏發生，一個漏電阻值為Rleak之寄生電阻耦合至電容Cmic，並與之並聯，使得靈敏度衰減且輸出雜訊也會增加。
    由於電容值與靈敏度及MEMS振膜和基板間的距離有關。如何使MEMS裝置具有高電容值，同時卻沒有電流洩漏的情形發生，仍是一個待改善的問題。
    本發明提出一種微機電系統裝置包括一基板、一第一介電結構層、一第二介電結構層及一MEMS振膜。基板具有第一表面及第二表面之結構，其中在振膜區域內的基板上具有多個通孔。第一介電結構層配置於基板之第一表面上，其中第一介電結構層具有多個對應於該些通孔之開口，其中第一介電結構層仍暴露出每一個通孔。具有腔室的第二介電結構層配置於第一介電結構層之上，其中該腔室暴露出第一介電結構層之開口與基板之通孔，以擴展至外部空間。微機電系統振膜嵌入於第二介電結構層中的腔室之上，其中基板與微機電系統振膜其間形成一個空氣間隙。
    本發明提出一種微機電系統裝置包括一基板、一支撐層、一第一介電結構層、一第二介電結構層及一MEMS振膜。基板在振膜區域具有一個振膜開口。支撐層配置於基板之上，用以覆蓋振膜開口，其中支撐層在振膜區域內具有多個通孔，使得支撐層的通孔連接於振膜的開口。第一介電結構層配置於基板之第一表面上，其中第一介電結構層具有多個對應於該些通孔之開口，其中第一介電結構層仍暴露出每一個通孔。第二介電結構層具有一腔室配置於第一介電結構層之上，其中該腔室暴露出第一介電結構層之開口。MEMS振膜位於該腔室之上並嵌入於第二介電結構層，其中空氣間隙形成於支撐層與MEMS振膜其間。
    本發明提出一種製造微機電裝置的方法，包括提供一具有第一表面及第二表面之基板，接著於第一表面上形成一層具有第一介電蝕刻速率的第一介電層；於第一介電層上形成一層具有第二介電蝕刻速率的介電遮罩層，其中第二介電蝕刻速率小於第一介電蝕刻速率；於介電遮罩層之上形成一層具有第三介電蝕刻速率的第二介電層，其中第一介電蝕刻速率小於第三介電蝕刻速率；於第二介電層上形成一層頂部介電結構層，其中該介電結構層包括MEMS振膜。圖案化基板的第二表面，使基板在振膜區域內具有多個通孔，其中通孔暴露出第一介電層。於基板的第二表面及頂部介電結構層上進行等向性蝕刻製程(Isotropic etching process)，其中基板的通孔使等向性蝕刻製程由第一介電層開始蝕刻。等向性蝕刻製程持續蝕刻第一介電層、介電遮罩層、第二介電層及頂部介電結構層之介電材料，以暴露出MEMS振膜。第一介電層在第一介電蝕刻速率、第二介電蝕刻速率以及第三介電蝕刻速率下蝕刻形成多個對應於通孔的開口，而第一介電結構層仍暴露出每一個通孔，並且第二介電層蝕刻形成腔室，該腔室暴露出第一介電結構層之開口與基板之通孔，以擴展至外部空間。
    本發明提出一種製造微機電裝置的方法，包括提供一具有第一表面及第二表面之基板，接著於第一表面上形成一層具有第一介電蝕刻速率之第一介電層；於第一介電層上形成一層具有第二介電蝕刻速率之圖案化遮罩層，其中第二介電蝕刻速率小於第一介電蝕刻速率；於圖案化遮罩層之上形成一層具有第三介電蝕刻速率之第二介電層，其中第一介電蝕刻速率小於第三介電蝕刻速率；於第二介電層上形成一層頂部介電結構層，其中該介電結構層包括MEMS振膜。圖案化基板的第二表面，使基板在振膜區域內具有多個通孔，其中通孔暴露出第一介電層。於基板的第二表面及頂部介電結構層上進行等向性蝕刻製程，其中基板的通孔使得等向性蝕刻製程由第一介電層開始蝕刻。當圖案化遮罩層做為蝕刻光罩時，等向性蝕刻製程持續蝕刻第一介電層、第二介電層及頂部介電結構層之介電材料，並暴露出MEMS振膜。第一介電層在第一介電蝕刻速率、第二介電蝕刻速率以及第三介電蝕刻速率下蝕刻形成對應於通孔的多個開口，而第一介電結構層仍暴露出每一個通孔，並且第二介電層蝕刻形成腔室，該腔室暴露出第一介電結構層之開口與基板之通孔，以擴展至外部空間。
    本發明提出一種製造微機電裝置的方法，包括使用一具有第一表面及第二表面之基板，於第一表面上形成一層具有第一介電蝕刻速率之第一介電層；於第一介電層上形成一層具有第二介電蝕刻速率之第二介電層，其中第一介電蝕刻速率小於第二介電蝕刻速率；於第二介電層上形成一層頂部介電結構層，其中該介電結構層包括MEMS振膜。圖案化基板的第二表面，使基板在振膜區域內具有多個通孔，其中通孔暴露出第一介電層。於基板的第二表面及頂部介電結構層上進行等向性蝕刻製程，其中基板的通孔使得等向性蝕刻製程由第一介電層開始蝕刻。等向性蝕刻製程持續蝕刻第一介電層、第二介電層及頂部介電結構層之介電材料，並暴露出MEMS振膜。第一介電層在第一介電蝕刻速率、第二介電蝕刻速率以及第三介電蝕刻速率下蝕刻形成對應於通孔的多個開口，而第一介電結構層仍暴露出每一個通孔，並且第二介電層蝕刻形成腔室，該腔室暴露出第一介電結構層之開口與基板之通孔，以擴展至外部空間。
    本發明提出一種製造微機電裝置的方法，包括使用一具有第一表面及第二表面之基板。於基板的第一表面形成具有第一介電蝕刻速率的第一介電層，其中在振膜區域內具有多個開口的導電板嵌入於第一介電層之中；於第一介電層上形成一層具有第二介電蝕刻速率之遮罩層，其中第二介電蝕刻速率小於第一介電蝕刻速率；於遮罩層之上形成一層具有第三介電蝕刻速率之第二介電層，其中第一介電蝕刻速率小於第三介電蝕刻速率；於第二介電層上形成一層頂部介電結構層，其中該介電結構層包括MEMS振膜。圖案化基板的第二表面，使振膜區域內的基板上獲得多個通孔，其中通孔暴露出第一介電層且被導電板所圍繞。於基板的第二表面及頂部介電結構層上進行等向性蝕刻製程，其中基板的通孔使得等向性蝕刻製程由第一介電層開始蝕刻。等向性蝕刻製程持續蝕刻第一介電層、第二介電層及頂部介電結構層之介電材料，並暴露出MEMS振膜。第一介電層在第一介電蝕刻速率、第二介電蝕刻速率以及第三介電蝕刻速率下蝕刻形成對應於通孔的多個開口，而第一介電結構層仍暴露出每一個通孔，並且第二介電層蝕刻形成腔室，該腔室暴露出第一介電結構層之開口與基板之通孔，以擴展至外部空間。
    本發明提出一種製造微機電裝置的方法，包括使用一具有第一表面及第二表面之基板。於基板上形成一層圖案化導電層，其中圖案化導電層在振膜區域內具有多個通孔；於圖案化導電層及基板的第一表面上形成一層具有第一介電蝕刻速率之第一介電層，其中介電區塊嵌入於圖案化導電層上的第一介電層，並且圍繞該基板上的通孔；於第一介電層上形成一層具有第二介電蝕刻速率之遮罩層，其中第二介電蝕刻速率小於第一介電蝕刻速率；於遮罩層之上形成一層具有第三介電蝕刻速率之第二介電層，其中第一介電蝕刻速率小於第三介電蝕刻速率；於第二介電層上形成一層頂部介電結構層，其中該介電結構層包括MEMS振膜。圖案化基板的第二表面，使基板具有對應於該振膜的開口，以使通孔暴露出導電層。於基板的第二表面及頂部介電結構層上進行等向性蝕刻製程，其中圖案化導電層的通孔使得等向性蝕刻製程由第一介電層開始蝕刻。等向性蝕刻製程持續蝕刻第一介電層、遮罩層、第二介電層及頂部介電結構層之介電材料，並暴露出MEMS振膜。第一介電層在第一介電蝕刻速率、第二介電蝕刻速率以及第三介電蝕刻速率下蝕刻形成對應於通孔的多個開口，而第一介電結構層仍暴露出每一個通孔，並且第二介電層蝕刻形成腔室，該腔室暴露出第一介電結構層之開口與基板之通孔，以擴展至外部空間。
    本發明提出一種製造微機電裝置的方法，包括使用一具有第一表面及第二表面之基板。於基板上形成一層支撐層，其中支撐層在振膜區域內具有多個通孔；於支撐層上形成一層圖案化導電層，其中圖案化導電層具有對應於通孔之多個開口；於圖案化導電層及基板的第一表面上形成一層具有第一介電蝕刻速率之第一介電層，其中該介電層在圖案化導電層之上嵌入於多個介電區塊，並圍繞於基板上之通孔；於第一介電層上形成一層具有第二介電蝕刻速率之遮罩層，其中第二介電蝕刻速率小於第一介電蝕刻速率。於遮罩層之上形成一層具有第三介電蝕刻速率之第二介電層，其中第一介電蝕刻速率小於第三介電蝕刻速率。第二介電層上形成一層頂部介電結構層，其中該介電結構層包括MEMS振膜。圖案化基板的第二表面，使基板具有對應於振膜之開口，以暴露出具有通孔的支撐層；於基板的第二表面及頂部介電結構層上進行等向性蝕刻製程，其中圖案化導電層的通孔使得等向性蝕刻製程由第一介電層開始蝕刻。等向性蝕刻製程持續蝕刻第一介電層、遮罩層、第二介電層及頂部介電結構層之介電材料，並暴露出MEMS振膜。第一介電層在第一介電蝕刻速率、第二介電蝕刻速率以及第三介電蝕刻速率下蝕刻形成對應於通孔的多個開口，而第一介電結構層仍暴露出每一個通孔，並且第二介電層蝕刻形成腔室，該腔室暴露出第一介電結構層之開口與基板之通孔，以擴展至外部空間。
    本發明提出一種製造微機電裝置的方法，包括使用一具有第一表面及第二表面之基板。於基板的第一表面上形成一層第一介電架構層；圖案化該介電層，使該介電層具有多個開口；於該介電層上形成遮罩層以完全覆蓋該介電層所暴露出的表面；於基板及第一介電架構層上形成層第二介電架構層，其中振膜嵌入於第二介電架構層；圖案化該基板之第二表面以形成多個通孔，其中通孔對應於第一介電結構層之開口；進行一等向性蝕刻製程以蝕刻該第二介電結構層之介電材料直到振膜被釋出。
    本發明提出一種微機電系統裝置，包括一結構基板、一介電、以及一微機電系統振膜結構層。結構基板具有一第一表面及一第二表面，其中該基板在一振膜區域內中具有多個通孔。介電結構層配置於該基板的該第一表面上，其中該介電結構層具有一腔室，以及在該腔室底部的一部分介電層，該部分介電層具有多個開口對應於該些通孔，該些開口暴露出該些通孔。微機電系統振膜，位於該腔室之上並嵌入於該介電結構層，其中該基板及該微機電系統振膜其間形成一空氣間隙。
    本發明提出一種製造微機電系統裝置的方法，包括提供一基板，該基板具有一第一表面以及一第二表面。此方法更於該基板第一表面上形成一支撐層，其中該支撐層在一振膜區域內具有多個通孔。於該支撐層上形成一圖案化導電層，其中該圖案化導電層具有對應於該些通孔的多個第一開口。於該圖案化導電層及該基板的該第一表面上形成一第一介電層，圖案化該第一介電層，使該第一介電層具有多個開口，其中該圖案化第一介電層具有對應於該些通孔的多個第二開口，而該圖案化導電層仍位於該圖案化介電層中。於該第一介電層上形成一遮罩層以完全覆蓋該第一介電層所暴露出的表面，並圍繞該支撐層的該些通孔。於該基板及該第一介電層上形成一第二介電層，其中一振膜及位於該振膜周邊之上的一蝕刻遮罩嵌入於該第二介電層。圖案化該基板之該第二表面，使該基板具有一對應於該振膜的一開口，並暴露出具有該些通孔之該支撐層。於該基板從該第二表面及與該第二表面進行一等向性蝕刻製程以蝕刻該第二介電層之介電材料直到該振膜被釋出。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    本發明提出一種新型的微機電系統裝置，其可在不須降低MEMS電容厚度的情況下提升MEMS電容之電容值。
    考慮如圖1中之具有傳統結構的微機電系統裝置，其Cmic之電容值滿足：
    (1)　Cmic=ε air ‧A/d.
    由此可以發現Cmic之電容值也可藉由提升有效介電常數來增加。以現今的半導體製程技術，本發明所提出的半導體架構不用增加額外困難的製程即可製造。
    以下提出數個實施例以描述本發明。然而，本發明不僅限於該些實施例。此外，各個實施例也可以適當的方式做結合。
    圖4繪示為依據本發明之一實施例的MEMS裝置之剖面結構。在圖4中，基板100(如矽基板)具有第一表面及第二表面，在預設的振膜區域中，基板100在第二表面形成一個由側壁108所侷限的凹陷空間。在實施例中，由側壁108所侷限的凹陷空間可為圓形的凹陷結構。接著，在振膜區域內，基板100上形成了多個通孔110。側壁108所侷限的凹陷空間是用以降低基板100的厚度，使得通孔110不會像原來基板100一樣厚。
    第一介電結構層102配置於基板之第一表面上。在此，由於在製程中嵌入的一些內連線或裝置，使介電結構層也可能包括數個其他的內部結構。然而，只有關於MEMS裝置的部分才會表示在單一介電層結構之中。第一介電結構層102具有多個開口130，其對應於基板100的通孔110。第一介電結構層102之開口130仍暴露出每一個通孔110。在製程操作中，遮罩層122配置於第一介電結構層102之上。具有開口之介電結構層124配置於第一介電結構層102，其在製程完成後會形成腔室132。介電結構層124之腔室132暴露出第一介電結構層102之開口130及基板100之通孔110。接著，腔室132連接至基板上由側壁108所侷限的凹陷空間。空氣可以自腔室132流通至由側壁108所侷限的凹陷空間，並且甚至經由通孔110及開口130流通至環境之中。
    從MEMS裝置的結構觀點，其需要額外的介電層126及MEMS振膜106配置於介電層124之上。如第一介電結構層102，介電層126與介電層124可被視為第二介電層，因此MEMS振膜106嵌入於第二介電結構層並覆蓋腔室132之開口，且該第二介電結構層侷限於MEMS振膜106與第一介電結構層102其間，其上不一定存有遮罩層。一個距離d之空氣間隙形成於基板與振膜其間。此為對此領域有通常技術者可輕易得知的，MEMS振膜106可以具有其他不同的結構，如波浪型結構。然而，實施例中之振膜106以一個無特定限制的平坦層所代表。於介電層126上形成蝕刻遮罩層104，蝕刻遮罩層104在後段製程中用以做為等向性蝕刻製程的蝕刻光罩，因此在MEMS振膜106上的部份電介質也可被蝕刻，以從頂部暴露出MEMS振膜106。
    基於此結構，具有一樣的距離d之MEM振膜106與基板100間的電容值將得以提昇，因為介電層(如厚度為dox的二氧化矽)具有大於空氣中約四倍的介電常數。舉例來說，具有部分介電結構層102的區域Aox，其擁有較大的介電常數(如二氧化矽約為4)。標示為Aair的區域仍然維持空氣中原本的介電材料，使氣流可以感測聲音。空氣中的介電常數約為1。
    總體而言，在基板100與MEMS振膜其間的MEMS電容有效介電常數可以因而提升。因此，電容值也可以相對的提高。
    圖5繪示為依據本發明之一實施例中與圖1之頂視圖結構相同的MEMS裝置示意圖。
    圖5為一應用於MEMS麥克風的MEMS裝置之剖面圖結構1500。MEMS裝置在振膜區域134的頂視圖結構1502也繪示於圖5中之頂視圖結構1502。振膜之幾何形狀通常為圓形，其對應於由側壁108所侷限的凹陷空間。介電結構層102具有多個開口130連接於基板100上之通孔110。介電結構層102的部份電介質120a指的是在振膜區域134內的部分。由於通孔110的直徑通常小於介電結構層102之開口130，在頂視圖中仍可看到通孔110之周邊區域。
    由此可知，腔室132與開口130的側壁為傾斜側壁。傾斜側壁可經由在本發明所使用的單一等向性蝕刻製程中，針對不同材料層選擇適當的蝕刻速率。換言之，部份電介質120a的結構不用其他的圖案化製程即可輕易的形成。
    在同樣增進電容值的考量下，上述之結構可以做更進一步的修改。圖5A-5C繪示為依據本發明之實施例的MEMS裝置結構之剖面圖與頂視圖。
    圖5A中，MEMS裝置的結構近似於圖5所示之結構。實施例中的不同之處在於此實施例中之基板100的凹陷區域不是必須的。通孔100通過完整基板100的厚度。換言之，由側壁108所侷限的凹陷空間是可根據實際設計選擇是否要形成的。在接下來的實施例中，仍有該凹陷區域。然而，基板100可以替換為圖5A中不具有凹陷空間的基板100，一切都取決於實際上的設計。
    圖5B中，MEMS裝置的結構近似於圖5所示之結構。然而，基板100上通孔110的幾何形狀並非必須為圓形，而是可以為任何適當的形狀。舉例來說，通孔110也可以為正方形或矩形。換言之，通孔的幾何形狀並不限定為實施例所繪示之特定的幾何形狀。任何其他適當的幾何形狀結構皆可以適用於本發明。由此可知開口130的幾何形狀也根據通孔的幾何形狀來作調整。通孔110之幾何形狀甚至可以與開口130之幾何形狀不相同。開口130暴露出通孔110，且其可以各自分開或是相連接的。在本實施例中，相鄰的開口130是相連接的。
    然而，其可以以不同方式做修正。具有開口130’的介電結構層102’配置於基板100之上，在本例子中該基板100具有凹陷空間。遮罩層122配置於介電結構層102’與介電結構層126’其間。遮罩間隙壁形成了開口130’之側壁。在結構中，遮罩間隙壁與遮罩層同時形成，其位於兩介電結構層102’與126’間，並做為遮罩層的一部分。介電結構層126’也帶有振膜106。在此結構中，不同的製程形成介電結構層102’之開口，並且在接下來描述的不同製程中，通孔的側壁基本上不是傾斜的。然而，增加MEMS裝置的電容值的影響仍是相同的。換言之，任何適當的製程皆可製造開口，並可能會導致不同的結構。
    以下更進一步說明其他MEMS結構。圖6繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。在圖6中，與圖4之結構相似，基板100(如矽基板)具有第一表面及第二表面，在預設的振膜區域中，基板100在第二表面形成一個由側壁108所侷限的凹陷空間。在一個例子中，為側壁108所侷限的凹陷空間可為一大的圓形凹陷結構。接著，在振膜區域內，基板100上形成了多個通孔110。側壁108所侷限的凹陷空間是用以降低基板100的厚度，使得通孔110不會像原來基板100一樣厚。
    第一介電結構層102配置於基板的第一表面上。在此，由於在製程中嵌入的一些內連線或裝置，使介電結構層102也可能包括數個其他的內部結構。然而，只有關於MEMS裝置的部分才會表示在單一介電層結構之中。第一介電結構層102具有多個開口130，其對應於基板100的通孔110。第一介電結構層102之開口130仍暴露出每一個通孔110。在製程操作中，遮罩層122’在振膜區域的周邊，並配置於第一介電結構層102之上。實際上，圖6中之遮罩層122’與圖4中之遮罩層122相似。然而，由於等向性蝕刻的製程操作需要耗費相當長的時間，在振膜內的遮罩層122內部已經進一步的蝕刻掉。因此成為遮罩層122’的結構。
    同樣地，具有開口的結構層124配置於第一介電結構層102之上，用以在製程完成後形成腔室132。介電結構層124的腔室132暴露出第一介電結構層102之開口130及基板100之通孔110。然候，腔室132連接於在基板上由側壁108所侷限的凹陷區域。空氣可以自腔室132流通道側壁108所侷限的凹陷區域，並且更進一步的藉由通孔110與開口130流入環境中。
    接下來提出一個具有另一種結構的實施例如圖7所示，圖7繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。在圖7中，主要MEMS結構仍是基於圖4中之MEMS結構。然而，在振膜區域或側壁108所侷限的凹陷區域內的介電結構層102中之部份電介質120a嵌入了多個介電區塊140。介電區塊140由介電材料所組成，並被導電壁所圍繞。導電壁包括垂直壁以及於垂直壁上之水平壁。在實施例中，絕緣區塊140可以封閉每一個或其中一些通孔110。介電區塊140之垂直壁接觸於基板上，且其水平覆蓋層位於垂直壁的頂端。在此領域具有通常知識者，可以輕易得知為了形成垂直壁與水平覆蓋層，其需要數個次介電層，用以在次介電層圖案化及沉積導電材料。然而，所有需要的介電層皆已在介電結構層102中表示。介電區塊140接觸基板100可以擴展並更接近MEMS振膜。因此，可以降低電容裡間隙距離的影響，使得電容值得以提升。介電區塊140可能只是在振膜區域內，而不在介電結構層102的周邊區域。然而，其沒有特別的限制。介電區塊可以況張到周邊區域。此外，介電區塊140的剖面節結構也並不僅限於實施例所表示的方式。
    在圖7中之實施例也可發現遮罩層122仍然在部份電介質120a之上。然而，在部份電介質120a之上的遮罩層122也可能被無限制的蝕刻掉，像是圖6結構所示。MEMS裝置中具有相同標號的的其他結構部份為相同的結構，因此不再重述。
    接下來再提出另一種架構之實施例如圖8所示，圖8繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。在圖8中，MEMS裝置的主要結構也是基於圖4及圖7中的結構。然而本實施例中之介電結構層102包含有導電板142，其嵌入於介電結構層102的振膜區域與周邊區域。導電板142也可造成電容值的提升。導電板142不需要接觸基板100；然而，因為製程的操作，導電板142可能會接觸到基板100，而提升電容值的效應也可能會有所改變。在此也指出一般在結構中，在基板上100圍繞通孔110的導電板142也可以被稱為背板142。背板142不僅限為導電板。
    為了更輕易的了解MEMS的結構，附圖中繪示了該結構之頂視圖，如圖9所示，圖9繪示為依據本發明之一實施例中與圖8之頂視圖結構相同的MEMS裝置示意圖。
    圖9為MEMS裝置的剖面圖結構1500’，剖面圖結構1500’中包含有振膜區域150的頂視圖結構1502’也繪示於圖9之中。導電板142也具有對應於基板100上通孔110之多個開口。換言之，一般而言導電板142圍繞基板100上的通孔110。
    一個具有不同結構的MEMS實施例如圖10所示，圖10繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    在圖10中，基於圖4與圖7的架構，其兩者可結合為另一具有不同介電結構層結構的實施例。此外，基板100也可以做修正。在此實施例中，基板100圖案化為具有一個由側壁108所侷限且穿過基板的開口之基板。在此實施例中，將圖4的凹陷區域擴展通過基板100。接著，導電板層152配置於基板的開口之上。導電板層152具有多個通孔。導電板層152及基板100形成與圖4中之具有通孔110的基板100相似的結構。
    此外，在此實施例中之介電區塊140也形成於介電結構層120之部份電介質120a中。然而，介電區塊140也可以在介電結構層120中任何適當的區域。介電區塊140接觸導電板層152，且導電板層152接觸於基板上。因此得以減少MEMS之電容的間隙距離，並因為介電區塊140上的水平覆蓋層比基板100或導電板層152更接近振膜106，使電容值得以提升。
    一個具有不同結構的MEMS實施例如圖11所示，圖11繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    在圖11中，如先前所提及，介電區塊為附加的選擇。本實施例基於圖10之架構，省略了介電區塊140。在介電結構層120的部份電介質120a中，電容值可以藉由介電係數的提升而增加。
    一個具有不同結構的MEMS實施例如圖12所示，圖12繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    在圖12中，如圖11所示之導電板可以修改為支撐層153。支撐層153可為導體或非導體的剛性板，用以提供支撐的作用。支撐層153也具有多個通孔110’，且介電區塊也嵌入於介電結構層中。在此實施例中，介電區塊140’嵌入於部份電介質120’，其由兩垂直壁及兩水平壁所組成，用以將介電材料包覆其中。
    圖13繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。另一具有不同MEMS結構之實施例如圖13所示。比較圖13中之本實施例架構與圖12中的架構，在前一個實施例中的介電區塊140’可以修改為單一導電層140”。
    換句話說，所提出的實施例可以不受限制的與其它所提出之實施例相互結合。
    半導體製程將會在以下的實施例中描述。在不同的MEMS結構中，會因為每一個實施例的不同而使製程有所修改。然而，基本的觀念還是一樣的。
    圖14A-14H繪示為依據本發明之一實施例的製造流程之剖面圖。為了得到圖4中之MEMS結構，製程的順序由圖14A開始。圖14A繪示一基板200，其中基板200可以以矽基板做為例子。通常來說，基板的厚度大於MEMS裝置的尺寸。
    介電層202(如二氧化矽)形成於基板200的頂部表面，頂部表面也稱為第一表面。如前所述的實施例中之結構，介電層202也可能具有其他的內部結構，此為在此領域具有通常知識者可輕易得知的事實。然而，圖示中之介電層202使用單一層為例。遮罩層204形成於介電層202之上，在稍後將進行的等向性蝕刻中，可以選擇遮罩層204為低蝕刻速率的硬介電材料。
    另一介電層206形成於遮罩層204之上。介電層206的材料可以選擇與遮罩層204相比具有高蝕刻速率，並且蝕刻速率更大於介電層202的介電材料。在稍後進行的等向性蝕刻製程中，可以發現蝕刻速率所造成的影響。
    接著，MEMS振膜208可行成於介電層206之上。為了要形成MEMS振膜208，其通常需要具有經過適當圖性化製程的介電層210。對此領域具有通常知識者得以輕易了解此內部介電結構。MEMS振膜208也可以為不同形式(如波狀振膜)。換言之，MEMS振膜208一般以單一平面層代表。除此之外，為了將MEMS振膜208暴露於等向性蝕刻製程後的最終產物下，蝕刻遮罩層212嵌入於介電層210。
    在圖14B中，可將基板200圖案化為在振膜區域內一個具有凹限空間的基板。以光阻層216作為蝕刻光罩，其形成於基板的背面，或稱為第二表面。由微影製程所形成具有開口圖案的光阻層216對應於預定的振膜區域，接著，進行等向性蝕刻製程以形成基板200的第二表面，以一個深度去蝕刻基板200，進而形成由側壁214所侷限的凹陷空間。基板200的凹陷區域之厚度有明顯的減少。
    在圖14C中，可於基板200的第二表面上形成另一種蝕刻遮罩層217(如光阻層)。蝕刻遮罩層217具有多個開口圖案，用以暴露出凹限區域內的基板200。對基板進行另一種非等向性蝕刻製程，並蝕刻基板上暴露的部分直到介電層202露出，因此在凹限區域內的基板200上形成多個通孔218，然後蝕刻遮罩層217即可移除。在圖14D中，去光阻製程220移除了蝕刻遮罩層217之後，暴露出基板200的第二表面，其中通孔218仍暴露出介電層202。
    圖14E中，在基板200的兩邊皆進行等向性蝕刻製程222，用以在不同層中蝕刻介電材料所暴露出的部分。基板200第二表面的等向性蝕刻製程222蝕刻經過通孔218的介電層202，使得介電層202由通孔218內暴露出的部份開始蝕刻。此時，頂部的介電層210也被蝕刻並暴露出蝕刻遮罩層212，因此形成了初步的開口224。等向性蝕刻製程也蝕刻了一部分的遮罩層204並暴露出了介電層206。
    在圖14F中，等向性蝕刻製程222持續的進行。在頂部，當部份介電層仍遮蓋蝕刻遮罩層212時，將持續蝕刻介電層210所暴露出的部份。在底部，由於有部份的介電層206露出，具有高蝕刻速率的介電層206將會蝕刻的更快。因此，多個開口224可以在介電層202中完全的形成。具有傾斜的側壁與較大的孔徑之開口224暴露出基板200上之通孔218。然而，因為遮罩層204具有低蝕刻速率，因此遮罩層204的剩餘部份仍可遮蓋介電層202。等向性蝕刻製程接著蝕刻介電層206，使其暴露出MEMS振膜208的一部分，該空間即為腔室226初步的形成。
    在圖14G中，等向性蝕刻製程222持續的進行。在遮罩層204的影響下，蝕刻介電層206所產生的空間形成了腔室226，其在遮罩層204仍存在的情況下暴露出MEMS振膜208及部份電介質220a。在頂部，介電層210被蝕刻並露出MEMS振膜208。在這個階段，MEMS裝置已經形成。
    在圖14H中，如果欲除去部份電介質220a上之遮罩層204，等向性蝕刻製程可以更進一步的持續到遮罩層204部份完全蝕刻掉。然而，這個程序為根據預定的結構所選擇的。
    此外，為了在不改變間隙距離d的情況下增加電容值，在此提出另一種製程如圖15A-15F所示。圖15A-15F繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。
    在圖15A中，使用基板250(如矽基板)，並在基板250上形成介電層252。在介電曾252上形成具有多個開口的圖案化硬遮罩層254。圖案化硬遮罩層可以像是初步沉積硬遮罩層的方式形成，而其可為導體層或是介電層。接著，於硬遮罩層上形成具有開口圖案的光阻層253，並以光阻層253為蝕刻遮罩層蝕刻硬遮罩層以獲得多個開口255。
    在圖15B中，介電層256沉積覆蓋於硬遮罩層254的表面。在此需注意硬遮罩層254的蝕刻速率小於介電層256的蝕刻速率，在之後可以發現蝕刻速率在等向性製程中所造成的影響。在介電層256上形成介電層260，並在介電層260中嵌入MEMS振膜258。遮罩層262也嵌入於MEMS振膜258上之介電層260中。
    在圖15C中，將基板250背面圖案化為具有由側壁264所侷限的凹陷空間。在凹陷空間內的基板250也具有通孔266以暴露出介電層252。將基板圖案化的製程方法可以使用如圖14B-14D所述之方法。
    在圖15D中，在基板250的兩邊皆進行等向性蝕刻製程，用以在不同層中蝕刻介電材料所暴露出的部分。基板250第二表面的等向性蝕刻製程222蝕刻經過通孔266的介電層252，使得介電層252由通孔266內暴露出的部份開始蝕刻。此時，頂部的介電層260也被蝕刻並暴露出蝕刻遮罩層262，接著在介電層260之中的蝕刻遮罩層262作為蝕刻光罩，使得介電層260的一部份被蝕刻，其中在頂部的MEMS振膜仍還未暴露出。等向性蝕刻製程持續蝕刻介電層252以在硬遮罩層254的開口255暴露出介電層256。
    在圖15E中，等向性蝕刻製程持續蝕刻介電層260、介電層252及介電層256所暴露出的介電材料。蝕刻頂部的介電層260以露出MEMS振膜258。介電層252蝕刻形成多個開口268，在底部且具有傾斜的側壁與較大的孔徑之開口268暴露出基板250上之通孔266。由開口255開始蝕刻具有較高蝕刻速率的介電層256，一但開口255暴露出介電層256，介電層256將會蝕刻的比介電層252快，使得部份的MEMS振膜被暴露出來。
    在圖15F中，相同的等向性蝕刻製程仍然持續著，更進一步的蝕刻了介電層256以使MEMS振膜得以充分的暴露，因此形成了硬遮罩層254與MEMS振膜258其間的腔室270。在此可以看出在等向性製程中，當設定好適當的蝕刻速率時，介電層256之腔室270與介電層254之開口268皆具有傾斜的側壁。介電層252在共振膜區域內的部份電介質252a仍位於硬遮罩層254之下。
    在此提出另一實施例之MEMS製造方法如圖16A-16E。圖16A-16E繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。
    在圖16A中使用之基板300可以矽基板做為例子。通常來說，基板的厚度大於MEMS裝置的尺寸。介電層302(如二氧化矽)形成於基板300的頂部表面上，也可稱為第一表面。如之前的實施例所述，介電層302可能具有其他內部結構，此為在此領域有通常知識者可以輕易得知的事實。然而，在此介電層302僅以單層表示。
    在介電層302上形成另一介電層304。介電層304選擇與介電層302相比有較高蝕刻速率的材料。在稍後進行的等向性蝕刻製程中，可以發現蝕刻速率所造成的影響。
    接著，於介電層304之上形成MEMS振膜310。為了形成MEMS振膜310，其通常需要具有經過適當圖案化製程的介電層306。介電層306為一個嵌入有MEMS振膜310及蝕刻遮罩層308的介電結構層。此內部介電結構為在此領域具有通常知識者可以輕易得知的。，MEMS振膜310可以具有其他不同的結構，如眾所皆知的波浪型結構。然而，MEMS振膜310一般以平坦單層為代表。此外，為了在等向性蝕刻的製程中的最終產物暴露出MEMS振膜310，因此在介電層306中嵌入蝕刻遮罩層308。
    在圖16B中，基板300的第二表面可圖案化為具有由側壁312所侷限的凹陷空間，而在凹陷空間內的基板310也可圖案化為具有多個通孔314的基板，以暴露出介電層302。將基板300圖案化的製程方法可以使用如圖14B-14D所述之方法。
    在圖16C中，在基板300的兩邊(或稱基板300之第一表面及第二表面)皆進行等向性蝕刻製程，用以蝕刻介電材料。等向性蝕刻製程316在基板300的第二表面蝕刻經過通孔314的介電層302，使得介電層302由通孔314內暴露出的部份開始蝕刻，因此形成了初步的開口318。此時，頂部的介電層306的介電材料也被蝕刻並暴露出蝕刻遮罩層308，介電層306中的蝕刻遮罩層308即用以做為蝕刻光罩，使得部份的介電層306被蝕刻，其中頂部的MEMS振膜310仍未露出。等向性蝕刻製程316持續蝕刻介電層302以暴露出介電層304。
    在圖16D中，等向性蝕刻製程316仍在進行，因此經過開口318的介電層304開始被蝕刻。因為介電層304的蝕刻速率大於介電層302的蝕刻速率，一旦介電層302暴露出介電層304，介電層304會蝕刻的相當快速，進而在介電層304中形成初步的腔室320並暴露出部份的MEMS振膜310。在頂部，藉由蝕刻遮罩層308作為光罩以蝕刻介電層306。在此階段，頂部的MEMS振膜310仍未露出。
    在圖16E中，等向性蝕刻製程316持續進行，因此介電層306被更進一步的蝕刻以露出MEMS振膜310。由於介電層304蝕刻的比介電層302快，使得部份電介質302a仍然在MEMS振膜310之下。
    在此可以看出只有一種等向性蝕刻製程可以形成微積電系統結構。因為不同介電層設置了適當的蝕刻速率關係。經過足夠的蝕刻時間後可以形成部份電介質302a。
    另一實施例之製程如圖17A-17F所示。圖17A-17F繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。
    在圖17A中使用之基板350可以矽基板做為例子。通常來說，基板350的厚度大於MEMS裝置的尺寸。介電層354(如二氧化矽)形成於基板350的頂部表面上，也可稱為第一表面。如之前的實施例所述，介電層354可能具有其他內部結構，此為在此領域有通常知識者可以輕易得知的事實。然而，在此介電層302僅以單層表示。導電板356嵌入於介電層354，導電板356具有開口圖案，其暴露出稍後會形成於基板350上之通孔。導電板356與圖9中的導電板142相同。於介電層354上形成遮罩層358，於遮罩層354上形成具有蝕刻速率大於遮罩層354的介電層360，並於介電層360形成介電層362，MEMS振膜366與蝕刻遮罩層364皆嵌入於介電層362，如先前所述。
    在圖17B中，基板350的背面圖案化為在振膜區域內具有由側壁368所侷限的凹限空間之基板350。在凹陷空間內的基板350也具有通孔370以暴露出介電層354。將基板圖案化的製程方法可以使用如圖14B-14D所述之方法。
    在圖17C中，在基板350的兩邊(或稱基板350之第一表面及第二表面)皆進行等向性蝕刻製程，用以蝕刻介電材料。基板350第二表面的等向性蝕刻製程蝕刻經過通孔370的介電層354，使得介電層354由通孔370內暴露出的部份開始蝕刻，因此形成了初步的開口372。遮罩層358接著蝕刻出多個開口374以暴露出介電層360。此時，頂部的介電層362的介電材料也被蝕刻並暴露出蝕刻遮罩層364，介電層362中的蝕刻遮罩層364即用以做為蝕刻光罩，使得部份的介電層306被蝕刻，其中頂部的MEMS振膜366仍未露出。等向性蝕刻製程持續蝕刻介電層354直至遮罩層358以暴露出介電層360。
    在圖17D中，等向性蝕刻製程仍在進行，因此經過開口374的介電層360開始被蝕刻。因為介電層360的蝕刻速率大於介電層354的蝕刻速率，一旦遮罩層358之開口374暴露出介電層360，介電層360會蝕刻的相當快速，進而在介電層360中形成初步的腔室376並暴露出部份的MEMS振膜366。在頂部，藉由蝕刻遮罩層364作為光罩以蝕刻介電層362。在此階段，頂部的MEMS振膜366可能已經露出或是仍未露出。在本例中，MEMS振膜366的頂部已經完全露出。
    在圖17E中，等向性製程持續進行著，因此介電層360被更進一步的蝕刻以露出MEMS振膜366。介電層360蝕刻的比介電層354快，使得MEMS振膜366的振膜區域內部份電介質354a仍然在遮罩層358之下，因此形成了腔室376。
    在圖17F中，如果遮罩層358不需要，等向性蝕刻製程可以進行更長時間，使得在部份電介質354a上的遮罩層358移除。
    另一實施例之製程如圖18A-18E所示。圖18A-18E繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。
    在圖18A中使用之基板400，並於基板400上形成介電層結構402，介電層402具有介電區塊406與導電板404嵌入於其中的內部結構。每一個介電區塊406具有接觸於導電板404的多個垂直壁及位於垂直壁上的水平覆蓋層。介電材料由垂直壁、水平覆蓋層及導電板404所圍繞。導電板404具有多個通孔404a。於介電層402上形成遮罩層408，於遮罩層408上形成介電層410，遮罩層408的蝕刻速率小於介電層410及介電層402的蝕刻速率，並於介電層410上形成介電層412，MEMS振膜416嵌入於介電層412之上，並且具有蝕刻遮罩層414在MEMS振膜之上。
    在圖18B中，基板400圖案化為具有側壁418及一個開口的圖案。開口由側壁418所侷限，並暴露出介電層402。
    在圖18C中，在基板400的兩邊(或稱基板400之第一表面及第二表面)皆進行等向性蝕刻製程420。等向性蝕刻製程420在基板400的第二表面上蝕刻介電層402以暴露出導電板404及通孔402a，接著通過導電板404上的通孔402a更進一步的蝕刻介電層402，並在未暴露出介電區塊406的情況下，於介電層402上形成多個開口422，且在遮罩層408上也蝕刻出多個開口。頂部的介電層412也被蝕刻以暴露出蝕刻遮罩層414。
    在圖18D中，等向性蝕刻製程420持續蝕刻露出的介電材料。因此，遮罩層408被蝕刻出更大的開口，也使得介電層410被蝕刻。因為介電層410的蝕刻速率大於介電層402與遮罩層408的蝕刻速率，所以介電層410相較於介電層402與遮罩層408會蝕刻的相當快速，初步的腔室424也因此在介電層410中形成。在頂部，當蝕刻遮罩層作為蝕刻光罩時，介電層412會被更進一步的蝕刻。在這個階段，MEMS振膜416可能還未暴露出。
    在圖18E中，等向性蝕刻製程420持續蝕刻露出的介電材料，使得介電層410中形成腔室424。在遮罩層408下之介電層402的部份電介質402a仍存在。
    由此處也可以看出導電板404可以藉由別種圖案化製程直接形成於基板400上。
    圖19A-19E繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。
    圖19A中使用之基板450，並於基板450上形成介電層結構452，介電層452具有剛性支撐層454與介電區塊450嵌入於其中的內部結構。每一個介電區塊450具有多個垂直壁及位於垂直壁上的兩個水平覆蓋層。實施例中的介電區塊可不與支撐層454接觸。介電材料由垂直壁及兩個水平覆蓋層所圍繞。支撐層454上具有多個通孔454a。於介電層452上形成遮罩層456，再於遮罩層456上形成介電層458，遮罩層456的蝕刻速率小於介電層458介電層452的蝕刻速率，並於介電層458上形成介電層460，MEMS振膜464在介電層458之上嵌入於介電層460，並且蝕刻遮罩層462位於MEMS振膜464之上。
    在圖19B中，基板450圖案化為具有側壁466及一個開口的圖案。開口由側壁466所侷限，並暴露出介電層452。
    在圖19C中，在基板450的兩邊(或稱基板450之第一表面及第二表面)皆進行等向性蝕刻製程420。等向性蝕刻製程468在基板450的第二表面上蝕刻介電層452以暴露出支撐層454及通孔452a，接著通過支撐層454上的通孔452a更進一步的蝕刻介電層452，並在未暴露出介電區塊450的情況下，於介電層452上形成多個開口470，且在遮罩層452上也蝕刻出多個開口472。頂部的介電層460也被蝕刻以暴露出蝕刻遮罩層462。
    在圖19D中，等向性蝕刻製程468持續蝕刻MEMS裝置中露出的介電材料。因此，遮罩層456被蝕刻出更大的開口472，也使得介電層458被蝕刻。因為介電層458的蝕刻速率大於介電層452與遮罩層456的蝕刻速率，所以介電層458相較於介電層452與遮罩層456會蝕刻的相當快速，初步的腔室474也因此在介電層458中形成。在頂部，當蝕刻遮罩層462作為蝕刻光罩時，介電層460會被更進一步的蝕刻。在這個階段，MEMS振膜416可能還未暴露出。
    在圖19E中，等向性蝕刻製程468持續蝕刻露出的介電材料，使得介電層458中形成腔室474，且讓MEMS振膜464充分的暴露出來。在遮罩層456下之介電層452的部份電介質452a仍存在。介電區塊450嵌入於部份電介質452a中。實施例中的支撐層454提供了力學的支撐。支撐層454的材料可以為導體或是非導體。
    由此處也可以看出支撐層454可以藉由別種圖案化製程直接形成於基板450上。
    再者，圖20A-20H繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。該製程可以構成如圖5C所示之結構。
    在圖20A中使用如矽基板之基板500，並於基板500上形成介電層502，接著於介電層502上形成一層遮罩層504。在圖20B中，遮罩層504及介電層502皆以微影製程及蝕刻製程圖案化，用以在遮罩層504上形成開口506並使介電層502將基板500暴露出。微影製程包括：形成一層光阻層，並成長該光阻層以作為蝕刻光罩。接著進行非等向性蝕刻製程，蝕刻遮罩層504及介電層502並形成開口506。
    在圖20C中，在基板500及介電層502上形成另一個遮罩層，其中開口506的側壁也被遮罩層508所覆蓋。在圖20D中進行非等向性蝕刻製程，其作為後端製程蝕刻遮罩層508並再次暴露出基板500。而遮罩層508剩餘的部份則做為開口506側壁的間隙壁。作為間隙壁的遮罩層508與遮罩層504結合為一個單一的遮罩層並覆蓋介電層502。
    在圖20E中，基板500上形成一層介電層510及遮罩層504與508，使介電層502中的開口506也被介電層510所填滿。此外，振膜512嵌入於介電層510之中。另一蝕刻遮罩514嵌入於介電層510之中，如果從頂視圖的方向觀察，可以看到蝕刻遮罩514圍繞著振膜512。
    在圖20F中，如前述之製程，基板500可視情況自底部圖案化為具有凹陷空間的基板。側壁516所侷限之凹陷空間與振膜區域相對應。基板500也被圖案化為具有通孔518之基板，並用以在間隙壁508其間的區域暴露出介電層502。在本實施例中，以微影製程及非等向性蝕刻製程圖案化基板500。
    在圖20G中，在基板500兩面的介電材料上進行等向性蝕刻製程，例如濕式蝕刻製程，以蝕刻MEMS裝置中的介電材料。在起始階段，部分的介電層510被蝕刻並暴露出蝕刻遮罩層514。在蝕刻製程中，以蝕刻遮罩層514作為介電層502上的光罩。自基板500的底部開始，將開口516填滿而暴露出的部份介電層510會第一個被蝕刻，此時因為介電層502被遮罩層504及間隙壁508所覆蓋，所以不會受到蝕刻。因此在起始階段，介電層510中形成了對應於開口516之初步的開口522。原先介電層502中的開口516又再次出現。
    等向性蝕刻製程持續進行，初步的開口522擴展為腔室524，並且暴露及釋出陣動膜512以感測空氣壓力。振膜512的邊界周圍仍由介電層510所支撐。腔室524藉由間隙壁508所侷限之開口與通孔518連接至環境中。
    在本實施例中，開口已經藉由非等向性蝕刻製程形成於介電層502之上。開口506之側壁不為傾斜狀。遮罩層覆蓋介電層502暴露出的表面，使得下個步驟中的等向性蝕刻只會對介電層510的介電材料進行蝕刻。不同的製程也會導致開口506有不同的結構配置。然而，增加MEMS裝置電容值的效果仍然存在。
    本發明提出一種MEMS裝置，其電容值可以在不改變間隙距離d的情況下增加。而電容值的增加是藉由提高MEMS電容的平均介電係數達成。此外，可以藉由部份電介質縮短有效間隙距離，使得側壁上的表面電流洩漏也得以降低。
    實施例中提出了數種不同的製程以得到上述結構，其中因為各實施例中需要對不同的介電層給予適當的蝕刻速率，所以只有等向性蝕刻製程必須為相同的。
    又就MEMS振膜106的結構而言，以上實施例繪示的結構是僅以一層結構為示意代表。就實際的振膜106結構，其可以有其它任何適當的結構。一般在製造振膜106時，由於不同材料以及不同製程溫度，其在振膜106上例如會有張力不均勻的問題。因此，振膜106也例如會採用具又皺摺結構(corrugated structure)的振膜。
    圖21繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。參閱圖21，其結構以圖4的結構相同，但是振膜106的結構可以有不同的變化，例如是皺摺結構。皺摺結構的振膜106例如是由導電層106a、106c以及介電層106b所構成，其中介電層106b夾置於導電層106a、106c其間。如何製造出皺摺結構的振膜106的方法是一般習技藝者所知曉，不予詳細描述。本案的振膜106可以採用任何相容的各種結構，不局限於所舉的實施例。
    圖22繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。參閱圖22，就介電結構層700的其改變，如圖20H的結構，也可以採用相同材質的介電材料，而省去遮罩層的形成。藉由半導體製程，介電結構層700對應基板100的通孔110也有開口704。在通孔110的週圍是部分介電層702所圍繞。振膜106的結構，例如是皺摺結構。振膜106與基板100之間構成腔室708。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100、250、300、350、400、450、500．．．基板
    102、102’、124、126、700．．．介電結構層
    104、212、217、308、364、414、462．．．蝕刻遮罩層
    106、208、258、310、366、416、464、512．．．MEMS振膜
    106a、106c．．．導電層
    106b．．．介電層
    108、214、264、312、466、516．．．側壁
    110、110’、218、266、370、402a、404a、452a、454a．．．通孔
    112、132、226、270、320、376、474、524、708．．．腔室
    120a、220a、252a、302a、354a、702．．．部份電介質
    122、204、408、456、504、514．．．遮罩層
    123．．．光罩間隙壁
    126、202、206、210、252、256、260、302、304、306、354、360、362、402、410、412、452、458、460、502、510．．．介電層
    130、130’、224、255、268、318、372、374、422、470、472、506、522、704．．．開口
    134．．．振膜區域
    140、140’、406．．．介電區塊
    140”．．．單一導電層
    142、356、404．．．導電板
    152．．．導電板層
    153、454．．．支撐層
    216、253．．．光阻層
    220．．．去光阻製程
    222、316、420、468．．．等向性蝕刻製程
    254．．．硬遮罩層
    508．．．遮罩層
    1500、1500’．．．MEMS剖面圖結構
    1502、1502’．．．MEMS頂視圖結構
    圖1繪示為一MEMS裝置結構之剖面圖。
    圖2繪示為基於MEMS裝置的MEMS麥克風之電路示意圖。
    圖3A繪示為一具有電流洩漏的MEMS裝置結構之剖面圖。
    圖3B繪示為一基於具有電流洩漏之MEMS裝置的MEMS麥克風之電路示意圖。
    圖4繪示為依據本發明之一實施例的MEMS裝置之剖面結構。
    圖5繪示為依據本發明之一實施例中與圖1之頂視圖結構相同的MEMS裝置示意圖。
    圖5A-5C繪示為依據本發明之一實施例的MEMS裝置結構之剖視圖及頂視圖。
    圖6繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    圖7繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    圖8繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    圖9繪示為依據本發明之一實施例中與圖8之頂視圖結構相同的MEMS裝置示意圖。
    圖10繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    圖11繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    圖12繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    圖13繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    圖14A-14H繪示為依據本發明之一實施例的製造流程之剖面圖。
    圖15A-15F繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。
    圖16A-16E繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。
    圖17A-17F繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。
    圖18A-18E繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。
    圖19A-19E繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。
    圖20A-20H繪示為依據本發明之另一實施例的製造MEMS裝置流程之剖面圖。
    圖21繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    圖22繪示為依據本發明之一實施例的MEMS裝置結構之剖面結構。
    100．．．基板
    102．．．介電結構層
    104．．．蝕刻遮罩層
    106．．．MEMS振膜
    108．．．側壁
    110．．．通孔
    120．．．介電層
    120a．．．部份電介質
    122．．．遮罩層
    124．．．介電結構層
    126．．．介電層
    130．．．開口
    132．．．腔室
    134．．．振膜區域
    1500．．．MEMS裝置之剖面圖結構
    1502．．．MEMS裝置在振膜區域之頂視圖結構
    权利要求:
    Claims (59)
    [1] 一種微機電系統裝置，包括：一結構基板，具有一第一表面及一第二表面，其中該基板在一振膜區域內中具有多個通孔；一第一介電結構層，配置於該基板的該第一表面上，其中該第一介電結構層具有對應於該些通孔的多個開口，其中該第一介電結構層暴露出該每一個通孔；一第二介電結構層，具有一腔室並配置於該第一介電結構層之上，其中該腔室暴露出該第一介電結構層的該些開口及該基板的該些通孔，並經由該些開口及通孔擴展到外部空間；以及一微機電系統振膜，位於該腔室之上並嵌入於該第二介電結構層，其中該基板及該微機電系統振膜其間形成一空氣間隙。
    [2] 請專利範圍第1項所述之微機電系統裝置，其中該第一介電結構層的每一個開口具有一傾斜的側壁，使該每一個開口具有一靠近該基板之第一孔徑及一靠近該第二介電結構層之第二孔徑，且該第一孔徑大於該第二孔徑。
    [3] 如申請專利範圍第1項所述之微機電系統裝置，其中該第二介電結構層的腔室暴露出微機電系統振膜。
    [4] 如申請專利範圍第1項所述之微機電系統裝置，其中該第一介電結構層全為一介電層。
    [5] 如申請專利範圍第1項所述之微機電系統裝置，其中該第一介電結構層也包括一導電結構，配置於第一介電結構層中，並且圍繞該基板上的每一個通孔。
    [6] 如申請專利範圍第5項所述之微機電系統裝置，其中該導電結構包括至少兩個接觸於基板上的垂直壁，以及至少一位於垂直壁頂端的水平覆蓋層。
    [7] 如申請專利範圍第5項所述之微機電系統裝置，其中該導電結構為一柱狀環，並且在不接觸該基板的情況下嵌入於該第一介電結構層。
    [8] 如申請專利範圍第5項所述之微機電系統裝置，其中該導電結構包括至少兩個垂直壁，一位於該垂直壁頂端的第一水平層，以及一位於該垂直壁底端的第二水平層。
    [9] 如申請專利範圍第1項所述之微機電系統裝置，更包括一蝕刻遮罩層，位於該第一介電結構的表面，其中該蝕刻遮罩層之蝕刻速率低於該第一介電結構層以及該第二介電結構層之介電部分的蝕刻速率。
    [10] 如申請專利範圍第9項所述之微機電系統裝置，其中該蝕刻遮罩層完全包覆並環繞第一介電結構層的每一個開口。
    [11] 如申請專利範圍第9項所述之微機電系統裝置，其中該蝕刻遮罩層只配置在該振膜的周邊區域，不圍繞該第一介電結構層的開口。
    [12] 如申請專利範圍第9項所述之微機電系統裝置，其中該蝕刻遮罩層的一部分仍然在該第一介電結構層上，並且圍繞該第一介電結構層的每一個開口。
    [13] 如申請專利範圍第9項所述之微機電系統裝置，其中該第一介電結構層也包括一導電結構位於該介電結構層之中並且圍繞該基板上之通孔。
    [14] 如申請專利範圍第13項所述之微機電系統裝置，其中該導電結構包括至少兩個接觸於該基板上之垂直壁以及至少一位於該垂直壁頂端的水平覆蓋層。
    [15] 如申請專利範圍第13項所述之微機電系統裝置，其中該導電結構為一柱狀圓環，並且在不接觸該機版的情況下嵌入於該第一介電結構層之中。
    [16] 如申請專利範圍第13項所述之微機電系統裝置，其中該導電結構包括至少兩個垂直壁，一位於該些垂直壁頂端之第一水平層，以及一位於該些垂直壁底端之第二水平層。
    [17] 如申請專利範圍第1項所述之微機電系統裝置，其中該第一介電結構層配置於該基板之上，並與該基板直接接觸。
    [18] 如申請專利範圍第1項所述之微機電系統裝置，其中該微機電系統振膜是包括含皺摺結構的振膜。
    [19] 一種微機電系統裝置，包括：一基板，在一振膜區域內具有一振膜開口；一支撐層，配置於該基板之上，用以覆蓋該振膜開口，其中在該振膜區域內之該支撐層具有多個通孔，使該支撐層之通孔連接於該振膜開口；一第一介電結構層，配置於該支撐層之上，其中該第一介電結構層具有對應於該些通孔之多個開口，其中該第一介電結構層仍然暴露出該每一個通孔；一第二介電結構層，具有一腔室並配置於該第一介電結構層之上，其中該腔室暴露出該第一介電結構層的該些開口；以及一微機電系統振膜，位於該腔室之上並嵌入於該第二介電結構層，其中該支撐層及該微機電系統振膜其間形成一空氣間隙。
    [20] 如申請專利範圍第19項所述之微機電系統裝置，其中該第一介電結構層的每一個開口具有一傾斜的側壁，使該每一個開口具有靠近該基板之一第一孔徑及靠近該第二介電結構層之一第二孔徑，且該第一孔徑大於該第二孔徑。
    [21] 如申請專利範圍第19項所述之微機電系統裝置，其中該第二介電結構層的該腔室暴露出該微機電系統振膜。
    [22] 如申請專利範圍第19項所述之微機電系統振膜，其中該第一介電結構層全為一介電層。
    [23] 如申請專利範圍第19項所述之微機電系統裝置，其中該第一介電結構層也包括一導電結構，配置於第一介電結構層中，並且圍繞該基板上的每一個通孔。
    [24] 如申請專利範圍第23項所述之微機電系統裝置，其中該導電結構包括兩個接觸於支撐層上的一垂直壁，以及位於該垂直壁頂端的一水平覆蓋層。
    [25] 如申請專利範圍第23項所述之微機電系統裝置，其中該導電結構為一柱狀環，並且在不接觸該支稱層的情況下嵌入於該第一介電結構層。
    [26] 如申請專利範圍第23項所述之微機電系統裝置，其中該導電結構包括兩個垂直壁，一位於該垂直壁頂端的第一水平層，以及一位於該垂直壁底端的第二水平層。
    [27] 如申請專利範圍第19項所述之微機電系統裝置，更包括一蝕刻遮罩層，位於該第一介電結構層的表面，其中該蝕刻遮罩層之蝕刻速率低於該第一介電結構層與該第二介電結構層之介電部分的蝕刻速率。
    [28] 如申請專利範圍第27項所述之微機電系統裝置，其中該蝕刻遮罩層完全包覆並環繞第一介電結構層的每一個開口。
    [29] 如申請專利範圍第27項所述之微機電系統裝置，其中該蝕刻遮罩層只配置在該振膜的周邊區域，不圍繞該第一介電結構層的開口。
    [30] 如申請專利範圍第29項所述之微機電系統裝置，其中該蝕刻遮罩層的一部分仍然在該第一介電結構層上，並且圍繞該第一介電結構層的每一個開口。
    [31] 如申請專利範圍第19項所述之微機電系統裝置，其中該支稱層為一導電支撐層。
    [32] 如申請專利範圍第19項所述之微機電系統裝置，其中該支撐層為一剛性層，並且具有足夠低的蝕刻速率，以抵禦該微機電系統裝置中電介質的蝕刻。
    [33] 如申請專利範圍第19項所述之微機電系統裝置，其中該微機電系統振膜是包括含皺摺結構的振膜。
    [34] 一種製造微機電系統裝置的方法，包括：提供一基板，該基板具有一第一表面以及一第二表面；於該基板的第一表面形成一第一介電層，該第一介電層具有一第一介電蝕刻速率；於該第一介電層上形成一介電遮罩層，該介電遮罩層具有一第二介電蝕刻速率，其中該第二介電蝕刻速率小於該第一介電蝕刻速率；於該介電遮罩層上形成一第二介電層，該第二介電層具有一第三介電蝕刻速率，其中該第一介電蝕刻速率小於該第三介電蝕刻速率；於第二介電層上形成一頂部介電結構層，其中該介電結構層包括一微機電系統振膜；圖案化該基板之第二表面，使該基板在振膜區域內具有多個通孔，其中該些通孔暴露出該第一介電層；以及於該基板之第二表面及該頂部介電結構層上進行一等向性蝕刻製程，其中該基板之通孔使該等向性蝕刻製程由該第一介電層開始蝕刻；其中該等向性蝕刻製程持續蝕刻該第一介電層、該介電遮罩層、該第二介電層以及該頂部介電結構層的介電材料，以暴露出該微機電系統振膜；其中該第一介電層在該第一介電蝕刻速率、該第二介電蝕刻速率以及該第三介電蝕刻速率下蝕刻形成對應於該些通孔的多個開口；其中該第一介電結構層仍暴露出該每一個通孔，並且該第二介電層被蝕刻以形成一腔室，該腔室暴露出該第一介電結構層之開口以及該基板之通孔以擴展至一外部空間。
    [35] 如申請專利範圍第34項所述之製造微機電系統裝置的方法，其中進行該等向性蝕刻製程的步驟導致該第一介電結構層的每一個開口具有一傾斜的側壁，使該每一個開口具有一靠近該基板之第一孔徑及一靠近該第二介電結構層之第二孔徑，且該第一孔徑大於該第二孔徑。
    [36] 如申請專利範圍第34項所述之製造微機電系統裝置的方法，其中該第二介電結構層的腔室暴露出該微機電系統振膜。
    [37] 如申請專利範圍第34項所述之製造微機電系統裝置的方法，其中該第一介電結構層全為一介電層。
    [38] 如申請專利範圍第34項所述之製造微機電系統裝置的方法，其中該第一介電結構層也包括一導電結構，配置於第一介電結構層中，並且圍繞該基板上的每一個通孔。
    [39] 如申請專利範圍第38項所述之製造微機電系統裝置的方法，其中該導電結構包括兩個接觸於基板上的垂直壁，以及一位於垂直壁頂端的水平覆蓋層。
    [40] 如申請專利範圍第38項所述之製造微機電系統裝置的方法，其中該導電結構為一柱狀環，並且在不接觸該基板的情況下嵌入於該第一介電結構層。
    [41] 如申請專利範圍第38項所述之製造微機電系統裝置的方法，其中該導電結構包括兩個垂直壁，一位於該垂直壁頂端的第一水平層，以及一位於該垂直壁底端的第二水平層。
    [42] 如申請專利範圍第38項所述之製造微機電系統裝置的方法，其中進行該等向性蝕刻製程的步驟持續進行直到該振膜區域內的介電遮罩層被移除。
    [43] 一種製造微機電系統裝置的方法，包括：提供一基板，該基板具有一第一表面以及一第二表面；於該基板的第一表面上形成一第一介電層，該第一介電層具有一第一介電蝕刻速率；於該第一介電層上形成一圖案化遮罩層，該圖案化遮罩層具有一第二介電蝕刻速率，其中該第二介電蝕刻速率小於該第一介電蝕刻速率；於該圖案化遮罩層上形成一第二介電層，該第二介電層具有一第三介電蝕刻速率，其中該第一介電蝕刻速率小於該第三介電蝕刻速率；於該第二介電層上形成一頂部介電結構層，其中該頂部介電結構層包括一微機電系統振膜；圖案化該基板之第二表面，使該基板在振膜區域內具有多個通孔，其中該些通孔暴露出該第一介電層；以及於該基板之第二表面及該頂部介電結構層上進行一等向性蝕刻製程，其中該基板之通孔使該等向性蝕刻製程由該第一介電層開始蝕刻；其中，當該圖案化遮罩層做為一蝕刻光罩時，該等向性蝕刻製程持續蝕刻該第一介電層、該第二介電層以及該頂部介電結構層的介電材料，以暴露出該微機電系統振膜；其中該第一介電層在該第一介電蝕刻速率、該第二介電蝕刻速率以及該第三介電蝕刻速率下蝕刻形成對應於該些通孔的多個開口；其中該第一介電結構層仍暴露出該每一個通孔，並且該第二介電層被蝕刻以形成一腔室，該腔室暴露出該第一介電結構層之開口以及該基板之通孔以擴展至一外部空間。
    [44] 如申請專利範圍第43項所述之製造微機電系統裝置的方法，其中進行該等向性蝕刻製程的步驟導致該第一介電結構層的每一個開口具有一傾斜的側壁，使該每一個開口具有一靠近該基板之第一孔徑及一靠近該第二介電結構層之第二孔徑，且該第一孔徑大於該第二孔徑。
    [45] 如申請專利範圍第43項所述之製造微機電系統裝置的方法，其中該第二介電結構層的腔室暴露出該微機電系統振膜。
    [46] 如申請專利範圍第43項所述之製造微機電系統裝置的方法，其中該第一介電結構層全為一介電層。
    [47] 如申請專利範圍第43項所述之製造微機電系統裝置的方法，其中該第一介電結構層也包括一導電結構，配置於第一介電結構層中，並且圍繞該基板上的每一個通孔。
    [48] 如申請專利範圍第47項所述之製造微機電系統裝置的方法，其中該導電結構包括兩個接觸於基板上的垂直壁，以及一位於垂直壁頂端的水平覆蓋層。
    [49] 如申請專利範圍第47項所述之製造微機電系統裝置的方法，其中該導電結構為一柱狀環，並且在不接觸該基板的情況下嵌入於該第一介電結構層。
    [50] 如申請專利範圍第47項所述之製造微機電系統裝置的方法，其中該導電結構包括兩個垂直壁，一位於該垂直壁頂端的第一水平層，以及一位於該垂直壁底端的第二水平層。
    [51] 一種製造微機電系統裝置的方法，包括：提供一基板，該基板具有一第一表面以及一第二表面；於該基板的第一表面上形成一第一介電層，該第一介電層具有一第一介電蝕刻速率；於該第一介電層上形成一第二介電層，該第二介電層具有一第二介電蝕刻速率，其中該第一介電蝕刻速率小於該第二介電蝕刻速率；於該第二介電層上形成一層頂部介電結構層，其中該介電結構層包括一微機電系統振膜。圖案化該基板之第二表面，使該基板在振膜區域內具有多個通孔，其中該些通孔暴露出該第一介電層；以及於該基板之第二表面及該頂部介電結構層上進行一等向性蝕刻製程，其中該基板之通孔使該等向性蝕刻製程由該第一介電層開始蝕刻；其中該等向性蝕刻製程持續蝕刻該第一介電層、該第二介電層以及該頂部介電結構層的介電材料，以暴露出該微機電系統振膜；其中該第一介電層在該第一介電蝕刻速率以及該第二介電蝕刻速率下蝕刻形成對應於該些通孔的多個開口；其中該第一介電結構層仍暴露出該每一個通孔，並且該第二介電層被蝕刻以形成一腔室，該腔室暴露出該第一介電結構層之開口以及該基板之通孔以擴展至一外部空間。
    [52] 請專利範圍第51項所述之製造微機電系統裝置的方法，其中，在進行該等向性蝕刻製程步驟的中間階段暴露出了該第二介電層，該等向性蝕刻製程蝕刻該第二介電層的速率大於蝕刻該第一介電層的速率，以暴露出該微機電系統振膜。
    [53] 一種製造微機電系統裝置的方法，包括：提供一基板，該基板具有一第一表面以及一第二表面；於該基板的第一表面形成一第一介電層，該第一介電層具有一第一介電蝕刻速率，其中在振膜區域內，一具有多個開口的導電板嵌入於該第一介電層之中；於該第一介電層上形成一遮罩層，該遮罩層具有一第二介電蝕刻速率，其中該第二介電蝕刻速率小於該第一介電蝕刻速率；於該介電遮罩層上形成一第二介電層，該第二介電層具有一第三介電蝕刻速率，其中該第一介電蝕刻速率小於該第三介電蝕刻速率；於該第二介電層上形成一頂部介電結構層，其中該介電結構層包括一微機電系統振膜。圖案化該基板之第二表面，使該基板在振膜區域內具有多個通孔，其中該些通孔暴露出該第一介電層並且被該導電板所圍繞；以及於該基板之第二表面及該頂部介電結構層上進行一等向性蝕刻製程，其中該基板之通孔使該等向性蝕刻製程由該第一介電層開始蝕刻；其中該等向性蝕刻製程持續蝕刻該第一介電層、該介電遮罩層、該第二介電層以及該頂部介電結構層的介電材料，以暴露出該微機電系統振膜；其中該第一介電層在該第一介電蝕刻速率、該第二介電蝕刻速率以及該第三介電蝕刻速率下蝕刻形成對應於該些通孔的多個開口；其中該第一介電結構層仍暴露出該每一個通孔，並且該第二介電層被蝕刻以形成一腔室，該腔室暴露出該第一介電結構層之開口以及該基板之通孔以擴展至一外部空間。
    [54] 如申請專利範圍第53項所述之製造微機電系統裝置的方法，其中進行該等向性蝕刻製程的步驟持續進行直到該振膜區域內的介電遮罩層被移除。
    [55] 一種製造微機電系統裝置的方法，包括：提供一基板，該基板具有一第一表面以及一第二表面；於該基板上形成一圖案化導電層，其中該圖案化導電層在一振膜區域內具有多個通孔；於該圖案化導電層及該基板的第一表面上形成一第一介電層，其中介電區塊嵌入於該圖案化導電層上的該第一介電層，並且圍繞該基板上的通孔；於該第一介電層上形成一遮罩層，該遮罩層具有第二蝕刻速率，其中該第二蝕刻速率小於該第一蝕刻速率；於該介電遮罩層上形成一第二介電層，該第二介電層具有一第三介電蝕刻速率，其中該第一介電蝕刻速率小於該第三介電蝕刻速率；於該第二介電層上形成一頂部介電結構層，其中該介電結構層包括一微機電系統裝置振膜。圖案化該基板之第二表面，使該基板具有一對應於該振膜的開口，使該些通孔暴露出該導電層；以及於該基板之第二表面及該頂部介電結構層上進行一等向性蝕刻製程，其中該圖案化導電層之通孔使該等向性蝕刻製程由該第一介電層開始蝕刻；其中該等向性蝕刻製程持續蝕刻該第一介電層、該遮罩層、該第二介電層以及該頂部介電結構層，以暴露出該微機電系統振膜；其中該第一介電層在該第一介電蝕刻速率、該第二介電蝕刻速率以及該第三介電蝕刻速率下蝕刻形成對應於該些通孔的多個開口；其中該第一介電結構層仍暴露出該每一個通孔，並且該第二介電層被蝕刻以形成一腔室，該腔室暴露出該第一介電結構層之開口以及該基板之通孔以擴展至一外部空間。
    [56] 一種製造微機電系統裝置的方法，包括：提供一基板，該基板具有一第一表面以及一第二表面；於該基板上形成一支撐層，其中該支撐層在一振膜區域內具有多個通孔；於該支撐層上形成一圖案化導電層，其中該圖案化導電層具有對應於該些通孔的多個開口；於該圖案化導電層及該基板的第一表面上形成一第一介電層，該第一介電層具有一第一介電蝕刻速率，其中多個介電區塊嵌入於該第一介電層，圍繞該基板上之通孔；於該第一介電層上形成一遮罩層，該遮罩層具有一第二介電蝕刻速率，其中該第二介電蝕刻速率小於該第一介電蝕刻速率；於該介電遮罩層上形成一第二介電層，該第二介電層具有一第三介電蝕刻速率，其中該第一介電蝕刻速率低於該第三介電蝕刻速率；於該第二介電層上形成一頂部介電結構層，其中該介電結構層包括一微機電系統振膜；圖案化該基板之第二表面，使該基板具有一對應於該振膜的開口，並暴露出具有該些通孔之該支撐層；以及於該基板之第二表面及該頂部介電結構層上進行一等向性蝕刻製程，其中該圖案化導電層之通孔使該等向性蝕刻製程由該第一介電層開始蝕刻；其中該等向性蝕刻製程持續蝕刻該第一介電層、該遮罩層、該第二介電層以及該頂部介電結構層的介電材料，以暴露出該微機電系統振膜；其中該第一介電層在該第一介電蝕刻速率、該第二介電蝕刻速率以及該第三介電蝕刻速率下蝕刻形成對應於該些通孔的多個開口；其中該第一介電結構層仍暴露出該每一個通孔，並且該第二介電層被蝕刻以形成一腔室，該腔室暴露出該第一介電結構層之開口以及該基板之通孔以擴展至一外部空間。
    [57] 一種製造微機電系統裝置的方法，包括：提供一基板，該基板具有一第一表面以及一第二表面；於該基板的一第一表面形成一第一介電結構層；圖案化該介電層，使該介電層具有多個開口；於該介電層上形成一遮罩層以完全覆蓋該介電層所暴露出的表面；於該基板及該第一介電結構層上形成一第二介電結構層，其中一振膜及一位於該振膜周邊之上的蝕刻遮罩嵌入於該第二介電結構層；圖案化該基板之第二表面以形成多個通孔，其中該些通孔對應於該第一介電結構層之開口；以及進行一等向性蝕刻製程以蝕刻該第二介電結構層之介電材料直到該振膜被釋出。
    [58] 一種微機電系統裝置，包括：一結構基板，具有一第一表面及一第二表面，其中該基板在一振膜區域內中具有多個通孔；一介電結構層，配置於該基板的該第一表面上，其中該介電結構層具有一腔室，以及在該腔室底部的一部分介電層，該部分介電層具有多個開口對應於該些通孔，該些開口暴露出該些通孔；以及一微機電系統振膜，位於該腔室之上並嵌入於該介電結構層，其中該基板及該微機電系統振膜其間形成一空氣間隙。
    [59] 一種製造微機電系統裝置的方法，包括：提供一基板，該基板具有一第一表面以及一第二表面；於該基板第一表面上形成一支撐層，其中該支撐層在一振膜區域內具有多個通孔；於該支撐層上形成一圖案化導電層，其中該圖案化導電層具有對應於該些通孔的多個第一開口；於該圖案化導電層及該基板的該第一表面上形成一第一介電層，圖案化該第一介電層，使該第一介電層具有多個開口，其中該圖案化第一介電層具有對應於該些通孔的多個第二開口，而該圖案化導電層仍位於該圖案化介電層中；於該第一介電層上形成一遮罩層以完全覆蓋該第一介電層所暴露出的表面，並圍繞該支撐層的該些通孔；於該基板及該第一介電層上形成一第二介電層，其中一振膜及位於該振膜周邊之上的一蝕刻遮罩嵌入於該第二介電層；圖案化該基板之該第二表面，使該基板具有一對應於該振膜的一開口，並暴露出具有該些通孔之該支撐層；以及於該基板從該第二表面及與該第二表面進行一等向性蝕刻製程以蝕刻該第二介電層之介電材料直到該振膜被釋出。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI472474B|2015-02-11|微機電系統裝置及其製造方法
    KR101578542B1|2015-12-18|마이크로폰 제조 방법
    US7932117B2|2011-04-26|Pressure sensor and manufacturing method therefor
    US8722446B2|2014-05-13|Acoustic sensor and method of manufacturing the same
    US10735866B2|2020-08-04|MEMS microphone and method of manufacturing the same
    JP5267627B2|2013-08-21|音響センサ及びその製造方法
    KR20170121956A|2017-11-03|멤스 마이크로폰 및 이의 제조 방법
    KR101916052B1|2018-11-07|마이크로폰, 이의 제조 방법 및 제어 방법
    KR101550633B1|2015-09-07|마이크로폰 및 그 제조 방법
    KR20160127212A|2016-11-03|멤스 마이크로폰 및 그 제조방법
    US20190082269A1|2019-03-14|Mems microphone and method of manufacturing the same
    KR102175410B1|2020-11-06|마이크로폰 및 그 제조방법
    KR101610128B1|2016-04-08|마이크로폰 및 그 제조방법
    CN102963856B|2016-04-27|微机电系统装置及其制造方法
    KR101700571B1|2017-02-01|멤스 마이크로폰
    KR101711444B1|2017-03-02|마이크로폰 및 마이크로폰 제조 방법
    KR101688954B1|2016-12-22|멤브레인 지지 구조가 개선된 마이크로폰 및 마이크로폰 제조 방법
    US10616687B2|2020-04-07|Microphone and manufacturing method thereof
    KR101698312B1|2017-01-23|멤스 마이크로폰 및 그 제조방법
    JP2008167277A|2008-07-17|音響トランスデューサ
    US9210515B2|2015-12-08|Acoustic sensor
    US20210314718A1|2021-10-07|Process of fabricating lateral mode capacitive microphone including a capacitor plate with sandwich structure
    KR20190141898A|2019-12-26|멤스 마이크로폰 및 이의 제조 방법
    US20210211793A1|2021-07-08|Mems device with quadrilateral trench and insert
    JP6699854B2|2020-05-27|Ｍｅｍｓ素子
    同族专利:
    公开号 | 公开日
    US20130260504A1|2013-10-03|
    US20130056841A1|2013-03-07|
    US8502329B2|2013-08-06|
    US8673732B2|2014-03-18|
    TWI472474B|2015-02-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6632741B1|2000-07-19|2003-10-14|International Business Machines Corporation|Self-trimming method on looped patterns|
    US7405147B2|2004-01-30|2008-07-29|International Business Machines Corporation|Device and methodology for reducing effective dielectric constant in semiconductor devices|
    EP1843631A2|2006-03-28|2007-10-10|Matsushita Electric Industrial Co., Ltd.|Electretization method and apparatus|
    CN101632150B|2007-02-20|2011-11-23|高通Mems科技公司|用于蚀刻微机电系统的装备及方法|
    US7795063B2|2007-12-31|2010-09-14|Solid State System Co., Ltd.|Micro-electro-mechanical systems device and process for fabricating the same|
    US8093119B2|2009-06-24|2012-01-10|Solid State System Co., Ltd.|CMOS microelectromechanical system device and fabrication method thereof|
    US8464589B2|2010-10-14|2013-06-18|Solid State System Co., Ltd.|Micro-electromechanical systems structure|US9406444B2|2005-11-14|2016-08-02|Blackberry Limited|Thin film capacitors|
    US8744384B2|2000-07-20|2014-06-03|Blackberry Limited|Tunable microwave devices with auto-adjusting matching circuit|
    US7711337B2|2006-01-14|2010-05-04|Paratek Microwave, Inc.|Adaptive impedance matching modulecontrol architectures|
    US7714676B2|2006-11-08|2010-05-11|Paratek Microwave, Inc.|Adaptive impedance matching apparatus, system and method|
    US7535312B2|2006-11-08|2009-05-19|Paratek Microwave, Inc.|Adaptive impedance matching apparatus, system and method with improved dynamic range|
    US7917104B2|2007-04-23|2011-03-29|Paratek Microwave, Inc.|Techniques for improved adaptive impedance matching|
    US8213886B2|2007-05-07|2012-07-03|Paratek Microwave, Inc.|Hybrid techniques for antenna retuning utilizing transmit and receive power information|
    US7991363B2|2007-11-14|2011-08-02|Paratek Microwave, Inc.|Tuning matching circuits for transmitter and receiver bands as a function of transmitter metrics|
    US8072285B2|2008-09-24|2011-12-06|Paratek Microwave, Inc.|Methods for tuning an adaptive impedance matching network with a look-up table|
    US9026062B2|2009-10-10|2015-05-05|Blackberry Limited|Method and apparatus for managing operations of a communication device|
    US8803631B2|2010-03-22|2014-08-12|Blackberry Limited|Method and apparatus for adapting a variable impedance network|
    CN102948083B|2010-04-20|2015-05-27|黑莓有限公司|通信设备中管理干扰的方法和装置|
    US9379454B2|2010-11-08|2016-06-28|Blackberry Limited|Method and apparatus for tuning antennas in a communication device|
    US8712340B2|2011-02-18|2014-04-29|Blackberry Limited|Method and apparatus for radio antenna frequency tuning|
    US8655286B2|2011-02-25|2014-02-18|Blackberry Limited|Method and apparatus for tuning a communication device|
    US8594584B2|2011-05-16|2013-11-26|Blackberry Limited|Method and apparatus for tuning a communication device|
    EP2740221B1|2011-08-05|2019-06-26|BlackBerry Limited|Method and apparatus for band tuning in a communication device|
    US8948889B2|2012-06-01|2015-02-03|Blackberry Limited|Methods and apparatus for tuning circuit components of a communication device|
    US20130343580A1|2012-06-07|2013-12-26|Knowles Electronics, Llc|Back Plate Apparatus with Multiple Layers Having Non-Uniform Openings|
    US9853363B2|2012-07-06|2017-12-26|Blackberry Limited|Methods and apparatus to control mutual coupling between antennas|
    US9246223B2|2012-07-17|2016-01-26|Blackberry Limited|Antenna tuning for multiband operation|
    US9413066B2|2012-07-19|2016-08-09|Blackberry Limited|Method and apparatus for beam forming and antenna tuning in a communication device|
    US9350405B2|2012-07-19|2016-05-24|Blackberry Limited|Method and apparatus for antenna tuning and power consumption management in a communication device|
    US9362891B2|2012-07-26|2016-06-07|Blackberry Limited|Methods and apparatus for tuning a communication device|
    US9156680B2|2012-10-26|2015-10-13|Analog Devices, Inc.|Packages and methods for packaging|
    US10404295B2|2012-12-21|2019-09-03|Blackberry Limited|Method and apparatus for adjusting the timing of radio antenna tuning|
    US9374113B2|2012-12-21|2016-06-21|Blackberry Limited|Method and apparatus for adjusting the timing of radio antenna tuning|
    FR3003030B1|2013-03-11|2015-04-17|Commissariat Energie Atomique|Dispositif de detection de contrainte mecanique a capteur capacitif, ensemble de dispositifs de detection et dispositif de localisation de toucher a capteurs capacitifs|
    US9321635B2|2013-11-28|2016-04-26|Solid State System Co., Ltd.|Method to release diaphragm in MEMS device|
    US10469948B2|2014-05-23|2019-11-05|Infineon Technologies Ag|Method for manufacturing an opening structure and opening structure|
    US9506827B2|2014-10-15|2016-11-29|Dunan Sensing Llc|Pressure sensors and methods of making the same|
    US9438319B2|2014-12-16|2016-09-06|Blackberry Limited|Method and apparatus for antenna selection|
    US10277979B2|2016-05-19|2019-04-30|Knowles Electronics, Llc|Reduced-damping acoustic holes|
    US10250998B2|2016-10-26|2019-04-02|Solid State Systems Co., Ltd.|Micro-electro-mechanical systemsdevice and method for fabricating the MEMS|
    CN112118522A|2020-09-29|2020-12-22|瑞声声学科技有限公司|Mems麦克风|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/224,297|US8502329B2|2011-09-01|2011-09-01|Micro-electro-mechanical systemsdevice and method for fabricating the same|CN201210065676.XA| CN102963856B|2011-09-01|2012-03-13|微机电系统装置及其制造方法|
    [返回顶部]